最近幾年，低壓差分信號(hào)(LVDS)[1]的高速數(shù)據(jù)互連已廣泛應(yīng)用于消費(fèi)電子產(chǎn)品、高速計(jì)算機(jī)外設(shè)、通信 / 網(wǎng)絡(luò)以及無線基站等各個(gè)領(lǐng)域。LVDS 在性能、功耗、噪聲、EMI 以及成本等方面具有顯著優(yōu)勢。采用正確的設(shè)置，LVDS 信號(hào)可以通過一對(duì)兒雙絞線電纜提供 100Mbps 至 800Mbps 的數(shù)據(jù)速率，傳輸距離為 10m 至 15m，在 PCB 引線上的傳輸距離> 1m。100Ω負(fù)載的功耗僅為 1.2mW，與頻率無關(guān)。 

本應(yīng)用筆記主要討論 LVDS 失效保護(hù)電路，這對(duì)于 LVDS 正確工作非常重要。將檢驗(yàn)三種失效保護(hù)電路，并分析它們的特性進(jìn)而為提供應(yīng)用指導(dǎo)。

LVDS 的基本特性和優(yōu)點(diǎn)

首先簡單回顧一下 LVDS 信號(hào)的基本特性和電路配置。圖 1 所示為簡單的 LVDS 發(fā)送、接收基本電路，接收器是一個(gè)絕對(duì)轉(zhuǎn)換門限約為 50mV 的比較器。傳輸媒介，無論是電纜還是 PCB 引線，都設(shè)計(jì)成 100Ω差分阻抗。圖 2 所示為媒介信號(hào)的共模和差分電平。在圖 1 和圖 2 中，VID 是 LVDS 接收器的輸入差分電壓，VOD 是 LVDS 發(fā)送器的差分輸出電壓，VCM 是共模電壓。

圖 1.  LVDS 的 Tx、Rx 基本電路圖

圖 2. LVDS 信號(hào)的共模和差分電壓

電流源恒定驅(qū)動(dòng)兩條緊密耦合的電纜線或 PCB 引線，媒介中的共模電流、電壓不隨時(shí)間改變，差分信號(hào)隨時(shí)間變化。通常，數(shù)據(jù)傳輸速率主要受負(fù)載寄生電容、電感的限制。對(duì)于圖 1 所示 LVDS 電路，驅(qū)動(dòng)器(發(fā)送器)的共模阻抗大部分來自負(fù)載電容。另一方面，寄生電感主要來自芯片或負(fù)載引線，而不是匹配傳輸線。此外，寄生電感值相對(duì)較小，因此對(duì)信號(hào)完整性的影響可忽略不計(jì)。由于負(fù)載共模電壓不變，負(fù)載寄生電容的影響可以忽略。因此，LVDS 信號(hào)與 CMOS 或 TTL 信號(hào)相比能夠提供更高的數(shù)據(jù)傳輸速率。

由于兩條電纜或引線緊密耦合，因此 EMI 僅受共模信號(hào)的影響。傳輸過程中的共模變化可以忽略，意味著 LVDS 即使在非常高的工作頻率下也具有非常低的輻射。此外，在 350mV 低差分電壓擺幅在 100Ω終端電阻上僅消耗 1.2mW 功率，該數(shù)值保持固定，與數(shù)據(jù)速率無關(guān)。與功耗較高的單端信號(hào)(如 CMOS 和 TTL)相比，LVDS 信號(hào)的突出優(yōu)勢是具有極低功耗。

失效保護(hù)功能

大多數(shù) LVDS 接收器都需要具有內(nèi)部或外部失效保護(hù)電路，以便在特定鏈路狀態(tài)下或出現(xiàn)故障時(shí)接收器的輸出能具有一個(gè)已知狀態(tài)，通常為邏輯高電平。以下列出了需要失效保護(hù)的鏈路狀態(tài)或故障。

輸入開路：如果 LVDS 芯片具有多個(gè)接收端口，則未使用的接收器輸入必須保持開路狀態(tài)，且輸出應(yīng)為穩(wěn)定的邏輯高電平。

輸入浮空：如果 LVDS 驅(qū)動(dòng)器處于三態(tài)、驅(qū)動(dòng)器斷電或鏈路斷開，LVDS 必須具有穩(wěn)定的邏輯高電平輸出。

輸入短路：如果兩條平行 LVDS 電纜或引線短路，即出現(xiàn)連接故障，輸出應(yīng)為邏輯高電平。

設(shè)計(jì)人員還希望即使在噪聲環(huán)境下也具有強(qiáng)大的失效保護(hù)功能，并要求它對(duì)正常狀態(tài)下的 LVDS 工作影響最小，可忽略不計(jì)。

失效保護(hù)電路及其性能分析

這里給出了三種基本的失效保護(hù)電路：外部偏置電路、內(nèi)部通道電路以及并聯(lián)電路。下面將逐一介紹這些失效保護(hù)電路的工作原理，并分析各自的優(yōu)缺點(diǎn)。

外部偏置失效保護(hù)電路

該失效保護(hù)電路由接收器輸入引腳的三個(gè)外接電阻組成(圖 3)。

圖 3. 外部失效保護(hù)電路

在上述電路中，線路未被驅(qū)動(dòng)時(shí)，偏置電路設(shè)置兩個(gè)輸入引腳之間的正偏移電壓，以便接收器輸出處于邏輯高電平。偏移電壓 VID 可由下式?jīng)Q定：

電路的共模電壓由下式確定：

例如：若要在浮空的電路上獲得 50mV 的 VID 偏移量，需要選擇 R1 = 4170Ω、R2 = 2450Ω。假定噪聲幅度小于 VID 偏移量，則接收器輸出處于邏輯高電平。

該失效保護(hù)電路已廣泛用于早期的 LVDS 接收器。由于具有下列優(yōu)勢，所以成為首選方案：

可按照浮空傳輸線的噪聲電平靈活設(shè)置偏移電壓。

提供了一個(gè)共模返回通道和一個(gè) ESD 放電通道。

但是，這種方法還存在以下幾個(gè)缺點(diǎn)，限制了它在目前 LVDS 應(yīng)用中的使用：

兩個(gè)必要的外部電阻對(duì)于單個(gè) LVDS 鏈路可能不是負(fù)擔(dān)，但在采用多個(gè)鏈路時(shí)，特別是多通道應(yīng)用中，就需要認(rèn)真考慮。

目前，計(jì)算機(jī)外設(shè)和網(wǎng)絡(luò)互連的 LVDS 數(shù)據(jù)傳輸速率達(dá)到 800Mbps，甚至 2Gbps。在如此高的數(shù)據(jù)速率下傳輸，由 VID 偏移量造成的不平衡接收門限會(huì)導(dǎo)致占空比嚴(yán)重失真，并增大抖動(dòng)。

由于 VID 偏移不能設(shè)置過高，因此對(duì)于差分噪聲的失效保護(hù)具有較低余量。

輸入短路時(shí)該電路不起作用。電源短路時(shí)，VID 偏移電壓也被短路，LVDS 輸出不確定。

內(nèi)部通道失效保護(hù)電路

內(nèi)部通道失效保護(hù)電路的設(shè)計(jì)與外部偏置電路類似，只是該電路將 R1 和 R2 集成在 LVDS 接收器內(nèi)部，使 VID 的偏移量成為一個(gè)內(nèi)置電壓源。這種電路已廣泛用于 LVDS 接收器[2]，圖 4 給出了等效電路。

圖 4. 內(nèi)部通道失效保護(hù)電路框圖

進(jìn)行內(nèi)部通道電路設(shè)計(jì)時(shí)，選取 R1 和 R2 的值，使 VID 的內(nèi)部偏移量在 30mV 與 50mV 之間。即使輸入短路，仍有正的 VID 偏移，這樣，在上述三種狀態(tài)下或需要失效保護(hù)時(shí)，都能夠?qū)⑤敵鲋脼檫壿嫺唠娖健?/div>