DRAM

近代的DRAM技術(shù)使用如圖6.39所示[16]的存儲(chǔ)單元陣列，存儲(chǔ)單元含有一個(gè)MOSFET以及一個(gè)MOS電容器（即l晶體管／1電容器或1T、C存儲(chǔ)單元）．MOSFET的作用就如同一個(gè)開關(guān)，用來控制存儲(chǔ)單元寫入、更新以及讀出的操作，電容器則作為電荷儲(chǔ)存之用．在寫入周期中，MOSFET導(dǎo)通，因此位線中的邏輯狀態(tài)可轉(zhuǎn)移至儲(chǔ)存電容器之中．在實(shí) 際應(yīng)用上，由于儲(chǔ)存端有雖小但不可忽略的漏電流，使得儲(chǔ)存于電容器中的電荷會(huì)逐漸地流失．因此，DRAM的工作是“動(dòng)態(tài)”的，因?yàn)槠湫畔⑿枰芷谛?一般為2ms～50ms)地重新更

新．

1T/1C DRAM存儲(chǔ)單元的優(yōu)點(diǎn)在于其結(jié)構(gòu)非常簡單且面積小，為了增加XXW芯片中的存儲(chǔ)密度，按比例縮小存儲(chǔ)單元的尺寸是必須的：然而由于：電容器電極面積也會(huì)隨之縮減，因而降低了電容器的儲(chǔ)存能力，為了解決這一問題，需要借助三維空間(3-D)結(jié)構(gòu)的電容器，一些先進(jìn)的3-D電容器將于第14章中加以討論．利用高介電常數(shù)的材料米取代傳統(tǒng)的氧化物-氮化物復(fù)合材料（介電系數(shù)為4-6）作為電容器的介電材料，可增加其電容值．

SRAM

SRAM是使用一雙穩(wěn)態(tài)的觸發(fā)器結(jié)構(gòu)來儲(chǔ)存邏輯狀態(tài)的靜態(tài)存儲(chǔ)單元陣列，如圖6. 40所示，觸發(fā)器結(jié)構(gòu)包含了兩個(gè)相互交叉的CMOS反相器對(T1、T3以及T2、T4)．反相器的輸出端連接至另一個(gè)反相器的輸入端，此結(jié)構(gòu)稱為“鎖存器”. T1與Tc這兩個(gè)額外的n溝道MoSFET的柵極連接至字線，以用來讀取該SRAM存儲(chǔ)單元．因?yàn)橹灰娫闯掷m(xù)供給，則其邏輯狀態(tài)將維持不變，故SRAM的工作是。靜態(tài)的，因此SRAM不需要被更新，反相器中兩個(gè)p溝道MOSFET( T1與T2)的作用，就如同負(fù)載晶體管一般．除了在開關(guān)的過程中，幾乎并沒有電流流過存儲(chǔ)單元，在某些情況下，p溝道多晶硅TFT或多晶硅電阻可用來取代本體p溝道MOSFET．這些多晶硅的負(fù)載器件可以制作在本體n溝道MOSFET的上方，因此3—D的集成化可有效地減少存儲(chǔ)單元面積，進(jìn)而增加芯片的儲(chǔ)存密度．